此かなりがりが1日1世18年 国 際 事 務

特許協力条約に基づいて公開された国際出願



(51) 国際特許分類6 H01L 21/60, H05K 1/03

(11) 国際公開番号 A1

₩**097/03460**

(43) 国際公開日

1997年1月30日(30.01.97)

(21) 国際出願番号

PCT/JP96/01905

JР

(81) 指定国

JP, US.

(22) 国際出願日

1996年7月9日(09.07.96)

添付公開書類

国際調査報告書

(30) 優先権データ

特願平7/176061

1995年7月12日(12.07.95)

(71) 出願人(米国を除くすべての指定国について) ホーヤ株式会社(HOYA CORPORATION)[JP/JP]

〒161 東京都新宿区中落合2丁目7番5号 Tokyo, (JP)

(72) 発明者;および

(75) 発明者/出願人 (米国についてのみ)

加賀爪猛(KAGATSUME, Takeshi)[JP/JP]

〒161 東京都新宿区中落合2丁目7番5号

ホーヤ株式会社内 Tokyo, (JP)

(74) 代理人

弁理士 服部毅巖(HATTORI, Kiyoshi)

〒192 東京都八王子市東町9番8号

八王子東邦生命ビル 服部特許事務所 Tokyo, (JP)

(54) Title: BARE CHIP MOUNTED BOARD, METHOD OF MANUFACTURING THE BOARD, AND METHOD OF FORMING ELECTRODE OF BARE CHIP

ベアチップ搭載ボード、ベアチップ搭載ボードの製造方法及びベアチップの電極形成方法

(57) Abstract

A bare chip mounted board on which electronic parts can be mounted at a high density. A bare chip (2) is mounted on a glass substrate (1) and various kinds of thin film electronic elements are formed on the substrate (1). The thin film electronic elements shown in the figure are TFT (3), a diode (4), a capacitor (5), and a resistor (6), all being covered with a protective film (7). The electronic elements are formed by lithography. A wiring layer is also formed by lithography. The bare chip (2) does not have any pad for electrode and electrode terminals are led out from the wiring layer on the lower surface of the chip (2) and directly connected to the connecting terminals of the substrate (1) through A1 wiring (8). When the glass substrate (1) is used as a printed wiring board in such a way, thin film electronic elements can be formed at a high density by lithography.

EXPRESS MAIL LABEL NO.: EU 938756920 US

(57) 要約

電子部品を高密度に形成できるようにしたベアチップ搭載ボードである。ガラス基板(1)上には、各種薄膜電子素子が形成されているとともにベアチップ(2)が実装されている薄膜電子素子は、TFT(3)、ダイオード(4)、コンデンサ(5)、及び抵抗(6)である。薄膜電子素子は保護(7)で覆われている。これらは、リソグラフィーにより配線層があられている。同様に、リソグラフィーにより配線であれている。ベアチップ(2)には電極用のパッドがられておらず、電極端子がガラス基板(1)の接続端子に入りによりである。その電極端子がガラス基板(1)の接続端子に入りによりによりによりによりによりによりによりである。といる。といるの電極端子がガラス基板(1)を用いることにより、リソグライーによる高密度の薄膜電子素子の形成が可能となる。

情報としての用途のみ PCTに基づいて公開される国際出願をパンフレット第一頁にPCT加盟国を同定するために使用されるコード

明 細 書

ベアチップ搭載ボード、ベアチップ搭載ボードの製造方法 及びベアチップの電極形成方法

5

10

20

25

2

技 術 分 野

本発明は基板上に各種半導体部品が設けられたベアチップ搭載ボード、そのベアチップ搭載ボードの製造方法、及びプリント配線基板に直接実装されるベアチップの電極形成方法に関し、特に装置の小型化を図ったベアチップ搭載ボード、小型化を可能とするベアチップ搭載ボードの製造方法、及び小型化したチップをプリント配線基板に実装するためのベアチップの電極形成方法に関する。

15 背 景 技 術

コンピュータ等の装置の小型高性能化に伴い、半導体チップを搭載した各種ボードの小型化が望まれている。ボードを小型化にするには、各種半導体チップを小さくすることが有効な手段である。一般的には、CPUチップ等の半導体チップはパッケージに組み込まれており、このパッケージがプリント基板に実装されている。半導体チップ自体はパッケージの大きさにくらべ非常に小さい。従って、半導体チップを直に基板に実装すれば、パッケージを省ける分ボードを小さくすることができる。なお、このようなパッケージに組み込まれていない半導体チップは、ベアチップと呼ばれている。

最近では良品保証されたベアチップ(KGD: Known Good

J

Die) が半導体メーカから出荷されるようになってきており、各種ボードメーカもベアチップの入手が可能となってきている。 そこで、ベアチップを直接プリント基板に実装するための技術が重要となる。

ベアチップをプリント基板に実装する技術としては、ワイヤボンディング方式やフリップチップ方式がある。ワイヤボンディング方式は、電極パッドをチップ周辺に配置して、電極パッドから配線パターン上へ金属細線で結線する方式である。一方、フリップチップ方式では、チップの電極上にバンプと呼ばれる半田ボールが設けられており、このバンプを下向きにして配線パターンに接触させる。そして、バンプを溶融させることにより電気的接続を行う。

このような技術を用いて、MCM(マルチ・チップ・モジュール)等が製品化されてきている。

- 15 しかし、ワイヤボンディングを行ったりバンプを設けるためには、内部配線に比べ非常に大きな電極用パッドが設けられていなければならない。つまり、ワイヤボンディング方式ではワイヤを機械的に打ちつけるため、その際の位置誤差の許容をできく取らなければならず、パッドを小さくすることが不要を挟むですると半田同士がショートする危険性が増大する。このように、従来の方式ではパッドを小さくすることが困難でありベアチップの小型化に制限があった。このため、ベアチップを搭載したボードの小型化にも限界があった。
- 25 なお、モジュール基板上に電子部品を形成する技術としてリ ソグラフィーがあり、リソグラフィーを用いれば電子部品や配

線パターンを高密度化することも可能である。そして、配線パターンを高密度化することができればボードを小さくすることが可能となる。ところが、従来のようなガラスエポキシやセラミックス等によるプリント基板は表面の平滑性が十分に得られず、リソグラフィーを用いても電子部品を高密度化することができない。

また、ベアチップを直接プリント基板に実装すると、製造されたボードの信頼性に関して、次のような問題も生じる。

信頼性に関する第1の問題は、基板にガラスエポキシを用いると、基板のアルカリイオンが、搭載されたベアチップに移行してしまうことである。このようなアルカリイオンの移行は誤動作の原因となり、信頼性の低下を招く。

信頼性に関する第2の問題は、セラミックスやガラスエポキシを用いた基板の熱膨張率が搭載された各種半導体部品(例えばシリコン)の熱膨張率と大きく異なるため、経時変化により基板と半導体部品との間で接触不良が生じ易くなることである。

発明の開示

本発明はこのような点に鑑みてなされたものであり、電子部 20 品が高密度に、かつ信頼性よく形成できるベアチップ搭載ボー ドを提供することを目的とする。

また、本発明の別の目的は、極めて小さな電極により、ベアチップとプリント配線基板とを結線することができるベアチップ搭載ボードの製造方法を提供することである。

25 さらに、本発明の他の目的は、ベアチップ上に極めて小さな 電極を形成することができるベアチップの電極形成方法を提供

10

15

20

25

することである。

本発明では上記課題を解決するために、基板上に各種半導体 部品が設けられたベアチップ搭載ボードにおいて、ガラス基板 上に薄膜電子素子と配線層とが形成されたプリント配線基板と、 前記プリント配線基板上に実装され、電極が前記配線層に直に 結線されたベアチップと、を有することを特徴とするベアチッ プ搭載ボードが提供される。

また、基板上に各種半導体部品が設けられたベアチップ搭載ボードにおいて、無アルカリガラス基板上に薄膜電子素子と配線層とが形成されたプリント配線基板と、前記プリント配線基板上に実装されたベアチップと、を有することを特徴とするベアチップ搭載ボードが提供される。

また、基板上に各種半導体部品が設けられたベアチップ搭載ボードにおいて、熱膨張係数がシリコンと近似しているガラス 基板上に薄膜電子素子と配線層とが形成されたプリント配線基 板と、前記プリント配線基板上に実装されたベアチップと、を 有することを特徴とするベアチップ搭載ボードが提供される。

また、各種半導体部品を搭載するベアチップ搭載ボードの製造方法において、内部半導体素子に接続された配線層のうちのまる部分をリソグラフィーを用いて露出させた状態のベアチップの表面に、リソグラフィーにより電極を形成するとというである。 前記電極に接続するための配線層を、ガラス基板を用いたでは、リント配線基板の表面にリソグラフィーにより形成し、前記配プリント配線基板の表面にリソグラフィーにより形成し、前記配プリント配線基板に実装する、ことを特徴とするベアチップ搭載ボードの製造方法が提供される。 さらに、プリント配線基板に直接実装されるベアチップの電極形成方法において、内部回路の配線層が形成された状態のベアチップの表面を保護膜で覆い、電極を取り出すべき位置の前記保護膜をリソグラフィーにより除去し、前記保護膜が除去された位置にリソグラフィーにより電極用金属を形成する、ことを特徴とするベアチップの電極形成方法が提供される。

5

10

上記に示すべアチップ搭載ボードによれば、ガラス基板の平 滑度の高い表面上に高密度に薄膜電子素子が形成される。そし て、半導体素子をベアチップの状態で直接結線し実装すること により、プリント配線基板の回路全体が高密度になり、非常に 狭い領域内に各種電子回路が形成される。

また、無アルカリガラス基板上に薄膜電子素子と配線層とが 形成されたプリント配線基板であることにより、搭載されるベ アチップ、TFT(Thin Film Transistor)、ダイオード、抵抗、

15 コンデンサ等の薄膜電子素子と基板との間でアルカリイオンの 移行が生じることがなく、信頼性の高いベアチップ搭載ボード が得られる。

また、熱膨張係数がシリコンと近似しているガラス基板上に 薄膜電子素子と配線層とが形成されたプリント配線基板である 20 ことにより、搭載されるベアチップと基板との間で、経時変化 による接触不良の発生を防止することができ、信頼性の高いベ アチップ搭載ボードが得られる。

また、上記に示すベアチップ搭載ボードの製造方法によれば、 内部半導体素子に接続された配線層のうち適当な部分をリソグ ラフィーを用いて露出させた状態のベアチップの表面に、リソ グラフィーにより電極を形成するとともに、電極に接続するた めの配線層を、ガラス基板を用いたプリント配線基板の表面に リソグラフィーにより形成することにより、ベアチップの内部 配線の幅と同程度の大きさの電極と、その電極を接続するため の配線層が設けられる。ベアチップの電極をプリント配線基板 の配線層に結線することによりベアチップをプリント配線基板 に実装しているので、非常に狭い領域にベアチップを実装する ことができる。

さらに、上記に示すベアチップの電極形成方法によれば、内部回路の配線層が形成された状態のベアチップの表面を保護膜で覆い、電極を取り出すべき位置の保護膜をリソグラフィーにより除去し、保護膜が除去された位置にリソグラフィーにより電極用金属を形成することにより、ベアチップに電極パッドがなくとも、内部の配線層に直接接続された電極端子が設けられる。

15

10

5

図面の簡単な説明

図1は本発明のベアチップ搭載ボードの断面図、

図2は熱膨張率の要件を満たした無アルカリガラスの組成を示した表、

20 図3は、ベアチップに電極端子を設ける工程を示す図、

図4はプリント配線基板(PCB)に電極を配線する工程を示す図、

図 5 はプリント配線基板にベアチップを実装する工程を示す 図、

25 図 6 はプリント配線基板とベアチップとの接合部の拡大図で ある。

20

25

発明を実施するための最良の形態

以下、本発明の実施例を図面に基づいて説明する。

図1は本発明のベアチップ搭載ボードの断面図である。ガラス基板1上には、各種薄膜電子素子が形成されているとともにベアチップ2が実装されている。

図示されている薄膜電子素子は、TFT3、ダイオード4、コンデンサ5、及び抵抗6である。薄膜電子素子は保護膜7で覆われている。これらは、LCD(液晶表示装置)の基板の製造に利用されているリソグラフィーにより形成されている。

ベアチップ2には電極用のパッドが設けられておらず、電極端子がチップの内部の配線に直接設けられている。この電極端子はチップの内部配線上にリソグラフィーにより設けられたA 1配線である。

15 そして、ガラス基板 1 上にリソグラフィーにより設けられた 配線層と、ベアチップ 2 の電極用の A 1 配線とが直接アルミニ ューム (A 1) 配線 8 により結線されている。

このように、プリント配線基板としてガラス基板1を用いることにより、リソグラフィーによる高密度の薄膜電子素子の形成が可能となる。しかも、ベアチップ2はパッドが設けられていないため、その分小型である。

特に、ガラス基板1に無アルカリガラスを用いた場合、基板から薄膜電子素子や半導体部品へアルカリイオンが移行することがない。そのため、アルカリイオンの影響で誤動作することがなく、ベアチップ搭載ボードの動作の信頼性が保たれる。ここで、無アルカリガラスとは、ガラス成分中にアルカリ金属を

10

25

含まないガラスの総称である。

さらに、ガラス基板1の熱膨張率が半導体部品に近ければ、経時変化により基板と半導体部品との間で接触不良が生じることがない。そのため、熱膨張率が半導体部品に近似したガラスを、ガラス基板の材料として用いれば、ベアチップ搭載ボードの動作の信頼性の向上が図れる。半導体部品の材料として使用されているシリコンの平均線熱膨張係数は34×10-7/°C程度であることから、経時変化による接触不良を生じさせないためには、基板の平均線熱膨張係数が30~48×10-7/°Cの範囲内である必要がある(100~300°Cの温度帯域で計測した場合)。

図2に、熱膨張率の要件を満たした無アルカリガラスの組成を示す。

この図2には3種類のガラスを示している。第1の例の平均線熱膨張係数は37×10-7/°Cであり、第2の例の平均線熱膨張係数は43×10-7/°Cであり、第3の例の平均線熱膨張係数は46×10-7/°Cである。従って、3つとも上記の条件を十分に満たしている。即ち、シリコンの熱膨張率に近似した熱膨張率である。

20 ところで、図2に示したガラスは、各組成を若干変化させて も、平均線熱膨張係数を30~48×10-7/°Cの範囲内に 押さえることができる。

第1の例に示したガラスの組成を変えた場合「SiO2、B2O3、Al2O3、MgO、CaO、SrO、及びBaOを合量で95モル%以上含有し、モル%による各成分の含有量が、SiO2が62%以上で68%以下、B2O3が8%以

15

上で12%未満、Al2O3が9%以上で13%以下、MgO が1%以上で5%以下、CaOが3%以上で7%以下、SrO が1%以上で3%未満、BaOが1%以上で3%未満あるガラ ス」であれば、平均線熱膨張係数が30~48×10-7/°C の範囲内に納まる。

5

また、第2の例に示したガラスの組成を変えた場合「モル% による各成分の含有量が、SiO2 が55~65%、Al2 O 3 が 7 ~ 1 1 %、 P b O が 1 ~ 1 1 %、 M g O が 3 ~ 1 3 %、 CaOが7~20%、ZnOが3~13%、ZrO2が0~3%、 F 2 が 0 \sim 3 %、A s 2 O 3 が 0 \sim 5 %、S b 2 O 3 が 0 \sim 5%であるガラス」であれば、平均線熱膨張係数が30~48 ×10-7/°Cの範囲内に納まる。

次に、図1に示すベアチップ搭載ボードの製造方法について 説明する。製造工程は大別して、パッドの無いベアチップ(パ ッドレスベアチップ)に電極端子を設ける工程、プリント配線 基板に電極を配線する工程、及びプリント配線基板上にパッド レスベアチップを実装する工程に分けることができる。

図3はベアチップに電極端子を設ける工程を示す図である。 図には、各工程毎のベアチップの断面図を示している。

- ステップ1(S1)において、パッドの無いベアチップ10 20 を用意する。このベアチップ10は、シリコン(Sⅰ)基板1 1上に成膜された保護膜12の間に、薄膜電子素子が形成され ている。この薄膜電子素子は内部回路の配線14a~14cと、 AI配線13a~13cとで構成されている。
- なお、Al配線13a~13c自体に外部と接続するための 25 特別な処置を必要としない。つまり、従来のベアチップに設け

られていた電極パッドと比べて接合部は非常に小さくてよい。 通常電極パッドは 100μ m程であったが、A1配線 $13a\sim$ 13cの大きさは 2μ m以下にまで小さくすることもできる。

ステップ 2 (S 2) において、ベアチップ 1 0 の表面に保護膜の保護層 1 5 を成膜する。保護膜 1 2 と保護層 1 5 とを合わせた厚さは、プリント配線基板側の電極接合部の凹凸状態を考慮し、5 μ m 前後から 1 0 μ m 前後程度の開きがある。

ステップ3 (S3) において、電極を取り出すべき位置に穴の開けられた配線層取り出し用コンタクトマスクを用いてリソ グラフィーを行い、A1配線13a~13c上の保護層15に穴16a~16cを設ける。なお、電極を取り出すべき位置は任意であり、チップの周辺でなければならない等の特別の制約はない。

ステップ4(S4)において、表面にアルミや銅等の金属を 蒸着、スパッタリング又はメッキし、電極を取り出すべき位置 に穴の開けられた配線層形成用マスクを用いてリソグラフィー を行い、結線用のA1配線17a~17cを形成する。そして、 ステップ2において設けられた保護層15を除去する。残され たA1配線17a~17cが、プリント配線基板に結線するた 20 めの電極となる。

図4はプリント配線基板(PCB)に電極を配線する工程を示す図である。この工程は、ベアチップに電極端子を設ける工程と並行して行われる。図には、各工程毎のプリント配線基板20の断面図を示している。

25 ステップ 5 (S5)において、このプリント配線基板 2 0 は、ガラス基板 2 1 に薄膜電子素子と A 1 配線 2 7 a ~ 2 7 f とが

10

15

20

25

リソグラフィーにより形成されている。リソグラフィーは、従来よりLCDの基板の製造に用いられているものである。これにより、ガラス基板21上にTFT23、ダイオード24、コンデンサ25、及び抵抗26が形成されている。これらの薄膜電子素子及びA1配線27a~27fは、保護膜22で覆われている。

ステップ6(S6)において、A1配線27c~27eを覆っている保護膜22に対し、ベアチップ10(図3に示す)との接続のための穴28a~28cをあける。この穴28a~28cの位置は、ベアチップ10のA1配線17a~17cの位置と一致するような位置である。

ステップ 7 (S 7) において、穴から露出した A 1 配線 2 7 c ~ 2 7 e 上に結線用の A 1 配線 2 9 a ~ 2 9 c を設ける。この A 1 配線 2 9 a ~ 2 9 c がベアチップ 1 0 (図 3 に示す)を接続するための端子となる。

図 5 はプリント配線基板にベアチップを実装する工程を示す 図である。

ステップ8(S8)において、ステップ4(図3に示す)で作成されたベアチップ10を、ステップ7(図4に示す)で作成されたプリント配線基板20上に重ね合わせる。この際、プリント配線基板20のA1配線29a~29cとベアチップ10のA1配線17a~17cとの表面を活性化させておく。そして、プリント配線基板20のA1配線29a~29cとベアチップ10のA1配線17a~17cとの位置が一致するように位置決めを行い電気的に接触させる。これにより、プリント配線基板20のA1配線29a~29cとベアチップ10のA

10

25

1配線17a~17cとが表面活性化常温結合により結合される。

表面活性化常温結合は、接合界面に反応層のない原子レベル の直接接合であるため、可逆的に分離することができる。この ような結合は、可逆的インターコネクションと呼ばれる。

ステップ 9 (S 9) において、融合した A 1 配線 3 1 ~ 3 3 の 周 り を 絶縁 樹脂 3 4 で 固める。

図 6 はプリント配線基板とベアチップとの接合部の拡大図である。ベアチップ 1 0 の電極付近の断面は、複数の層から成っている。図示されている層は、上からチップ内部回路の配線 1 4、保護膜 1 2 である。配線 1 4 には A 1 配線 1 3 が接続されており、さらに A 1 配線 1 3 には表面が活性化された A 1 配線 1 7 が接続されている。チップ内部の配線 1 4 の厚さは 0 8 μ m であり、 A 1 配線 1 7 の厚さは 5 μ m ~ 1 0 μ m である。

15 プリント配線基板20には1.0~1.2μm幅のA1配線 2 7が設けられている。A1配線27のベアチップと接続すべき部分には保護層に穴があけられており、表面が活性化された A 1 配線29が設けられている。このAI配線29の位置にベアチップ10のA1配線17を密着させることにより可逆的インターコネクションが行われる。なお、A1配線29に対し、ベアチップ接合用として金などの金属バンプをあらかじめ形成しておくと、接合の信頼性が一層向上する。

プリント配線基板 2 0 には、インタフェース 2 0 a が設けられており、インタフェース 2 0 a を介してコンピュータのバスに接続することができる。

なお、上記の例では、配線金属にアルミを使用したものにつ

10

15

25

いて説明したが、配線金属としてはアルミの他に銅やその他の各種合金を使用してもよい。

以上のようにして、ガラス基板を用いたプリント配線基板にパッドレスベアチップを実装することができる。ここで、ガラス基板は表面の平滑度が非常に高いため、リソグラフィーの技術を用いて高密度の配線を行うことができる。従って、ガラスエポキシの基板において7層や8層にしていた配線を、2層程度で十分に賄うことができる。しかも、このリソグラフィーを用いれば、ガラス基板上に高集積度の薄膜電子素子を形成することができる。

また、ベアチップにパッドが不要になることにより、ベアチップを小さくすることができる。例えば、周辺にパッドが設けられている一般的なベアチップのパッド用のスペースは、正方形のパッドの一辺が100~150μm、パッドの周辺に設けられるスペースが40μmである。ここで、パッド用のスペースの幅を200μmとした場合、ベアチップの大きさに対するパッド用のスペースの占める割合は以下のようになる。

チップサイズが3.5 mm² の場合、22%。

チップサイズが4.0mm2の場合、19%。

20 チップサイズが 4.5 m m 2 の場合、17%。

チップサイズが 5.0 m m 2 の場合、15%。

このように、チップサイズが小さい程パッドレスの効果が大きくなる。チップサイズが小さいということはベアチップ搭載ボードを小型化できると同時に、ベアチップの製造工程において、1 枚の基板からより多くのチップが切り出せるようになる。以上説明したように本発明では、ガラス基板上に各種薄膜電

子素子が形成されたプリント配線基板上にベアチップを直接実装するようにしたため、ベアチップ搭載ボードを小型化することができる。

また、無アルカリガラス、あるいは熱膨張率がシリコンと近似しているガラス基板を用いたプリント配線基板を使用することにより、ベアチップ搭載ボードの高信頼性を得ることができる。このようなプリント配線としては上記の説明で述べたもの以外に、重量%でSiO2が56~64%、Al2 O 3 が18~24%、Na2〇が2~3%、Mg〇が2~6%、Znが2~11%の組成であり、熱膨張係数が100~300°Cの温度帯域で31~36×10-7/°Cであるガラスを用いることもできる。

また、リソグラフィーによりベアチップの内部配線から直接 電極を取り出すようにしたため、電極用のパッドが不要となり 15 ベアチップをさらに小さくすることができる。

請 求 の 範 囲

- 1. 基板上に各種半導体部品が設けられたベアチップ搭載ボードにおいて、
- 5 ガラス基板上に薄膜電子素子と配線層とが形成されたプリント配線基板と、

前記プリント配線基板上に実装され、電極が前記配線層に直に結線されたベアチップと、

を有することを特徴とするベアチップ搭載ボード。

- 2. 前記ベアチップは、内部配線の任意の位置において、 実質的に前記内部配線と同程度の大きさの電極が取り出されていることを特徴とする請求項1記載のベアチップ搭載ボード。
 - 3. 前記プリント配線基板は、前記ガラス基板として、無アルカリガラスを用いていることを特徴とする請求項1記載のベアチップ搭載ボード。
 - 4. 前記プリント配線基板は、前記ガラス基板として、熱膨張係数がシリコンと近似したガラスを用いていることを特徴とする請求項1記載のベアチップ搭載ボード。
- 5. 前記プリント配線基板は、前記ガラス基板として、1 20 00~300°Cの温度帯域における平均線熱膨張係数が30 ~48×10⁻⁷/°Cの範囲内のガラスを用いていることを特 徴とする請求項4記載のベアチップ搭載ボード。
 - 6. 基板上に各種半導体部品が設けられたベアチップ搭載ボードにおいて、
- 25 無アルカリガラス基板上に薄膜電子素子と配線層とが形成されたプリント配線基板と、

25

前記プリント配線基板上に実装されたベアチップと、 を有することを特徴とするベアチップ搭載ボード。

- 7. 前記プリント配線基板は、前記ガラス基板として、シリコンと熱膨張係数が近似したガラスを用いていることを特徴とする請求項 6 記載のベアチップ搭載ボード。
- 8. 前記プリント配線基板は、前記ガラス基板として、100~300°Cの温度帯域における平均線熱膨張係数が30~48×10⁻⁷/°Cの範囲内のガラスを用いていることを特徴とする請求項7記載のベアチップ搭載ボード。
- 10 9. 基板上に各種半導体部品が設けられたベアチップ搭載 ボードにおいて、

熱膨張係数がシリコンと近似しているガラス基板上に薄膜電子素子と配線層とが形成されたプリント配線基板と、

前記プリント配線基板上に実装されたベアチップと、

15 を有することを特徴とするベアチップ搭載ボード。

10. 前記プリント配線基板は、前記ガラス基板として、 100~300°Cの温度帯域における平均線熱膨張係数が3 0~48×10⁻⁷/°Cの範囲内のガラスを用いていることを 特徴とする請求項9記載のベアチップ搭載ボード。

20 11.各種半導体部品を搭載するベアチップ搭載ボードの 製造方法において、

内部半導体素子に接続された配線層のうち適当な部分をリソグラフィーを用いて露出させた状態のベアチップの表面に、リソグラフィー又はメッキにより電極を形成するとともに、前記電極に接続するための配線層を、ガラス基板を用いたプリント配線基板の表面にリソグラフィーにより形成し、

前記電極を前記配線層に結線することにより前記ベアチップを前記プリント配線基板に実装する、

ことを特徴とするベアチップ搭載ボードの製造方法。


- 12. 前記ベアチップを前記プリント配線基板に実装する際には、表面が活性化された金属同士を接合することにより、ベアチップの電極を前記プリント配線基板の配線層に結線することを特徴とする請求項11記載のベアチップ搭載ボードの製造方法。
- 13. プリント配線基板に直接実装されるベアチップの電10 極形成方法において、

内部回路の配線層が形成された状態のベアチップの表面を保 護膜で覆い、

電極を取り出すべき位置の前記保護膜をリソグラフィーにより除去し、

15 前記保護膜が除去された位置にリソグラフィー又はメッキにより電極用金属を形成する、


ことを特徴とするベアチップの電極形成方法。





.


X

·		ガラスの 第 1 の例	ガラスの 第2の例	ガラスの 第3の例
	SiO ₂	67. 3	59. 0	62. 1
	Al ₂ O ₃	10. 1	9. 0	8. 0
	B ₂ O ₃	10. 5	0	16. 7
	Mg0	1.1	10. 9	0
	Ca0	5. 8	10. 8	0. 2
組成	Sr0	2. 1	0	0
(モル%)	Ba0	2. 9	0	12. 3
	アルカリ金属酸化物	0	0	0
	Zn0	0	8. 7	0
	Pb0	0	1. 6	0
	As ₂ 0 ₃	0. 3	0	0. 7
	Sb ₂ 0 ₃	0	0. 02	0. 04
平均線熱膨張係数 α _{100~300} (× 1 O ⁻⁷ ╱°C)		37	43	46















図 4





C

X



×

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP96/01905

A. CLASSIFICATION OF SUBJECT MATTER		
Int. Cl6 H01L21/60, H05K1/03		
According to International Patent Classification (IPC) or to b	oth national classification and IPC	-
B. FIELDS SEARCHED	our number of destriction and it C	
Minimum documentation searched (classification system follower	d by classification symbols	
Int. Cl ⁶ H01L21/60, H05K1/03		
101 01 moldat, 00, moski, 03		
Documentation searched other than minimum documentation to t	he extent that such documents are included:	
Jitsuyo Shinan Koho	1926 – 1996	ne fields searched
Kokai Jitsuyo Shinan Koho	1971 - 1996	
Electronic data base consulted during the international search (na		terms used)
•	Production, boards	willis useu)
C. DOCUMENTS CONSIDERED TO BE RELEVANT	,	
Category* Citation of document, with indication, wher	e appropriate, of the relevant passages	Relevant to claim No.
		Reievant to claim 140.
X JP, 4-103142, A (Hitachi, Y April 6, 1992 (06. 04. 92	Ltd.),	1
Claim, line 14, lower left	t golumn nome 2 to	2 - 12
Jine 15, upper right colu	nn, page 4 Fig 1	
(Family: none)	, page 4, 11g. 1	
Y Microfilm of the specific		
- //	ation and drawings	2
Utility Model Application	Olication of Japanese	
1(Laid-Open No. 35051/1982)	(Pogoh Co Tha)	
February 24, 1982 (24. 02.	82). Fig. 2	
4		
Y JP, 60-42246, A (Toshiba (Corp.),	3, 6, 11, 13
March 6, 1985 (06. 03. 85) Line 5, column 2 to line 1	,	•
(Family: none)	., column 3	
·		
Y JP, 5-235099, A (Toshiba (Corp.),	4, 7, 9
September 10, 1993 (10. 09	. 93),	, , ,
Lines 46 to 49, column 1	Family: none)	
V		
X Further documents are listed in the continuation of Box	C. See patent family annex.	
Special categories of cited documents: "A" document defining the general state of the art which is not positive.	"T" later document published after the inter	mational filing date or priority
to be of particular relevance	the principle of theory underlying the	cation but cited to understand invention
"E" earlier document but published on or after the international filling d	ate "X" document of particular relevance; the	claimed invention cannot be
cited to establish the publication date of another citation or other	is considered novel or cannot be considered step when the document is taken alone	e e involve an inventive
special reason (as specified) O" document referring to an oral disclosure, use, exhibition or other	"Y" document of particular relevance: the	claimed invention cannot be
meaus	combined with one or more other such o	documents, such combination
P" document published prior to the international filing date but later the the priority date claimed	"&" document member of the same patent	
Date of the actual completion of the international search	Date of mailing of the international sear	
July 17, 1996 (17. 07. 96)		
(17.07.96)	July 30, 1996 (30.	07. 96)
Name and mailing address of the ISA/	Authorized officer	
Japanese Patent Office		
Facsimile No.	Telephone No.	
orm PCT/ISA/210 (second sheet) (July 1992)	Telephone No.	

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP96/01905

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Polometer
		Relevant to claim No.
Y	<pre>JP, 51-150671, A (Sharp Corp.), December 24, 1976 (24. 12. 76), Lines 3 to 13, lower right column, page 1 (Family: none)</pre>	5, 8, 10
Y	JP, 1-140635, A (Hitachi, Ltd.), June 1, 1989 (01. 06. 89), Line 17, upper left column to line 18, upper right column, page 2 (Family: none)	5, 8, 10
Y	JP, 61-296729, A (Fujitsu, Ltd.), December 27, 1986 (27. 12. 86), Line 13, lower left column to line 3, lower right column, page 2 (Family: none)	11
Y	<pre>JP, 61-124145, A (Fujitsu Ltd.), June 11, 1986 (11. 06. 86), Lines 3 to 11, column 5 (Family: none)</pre>	11, 13
Y	JP, 62-13085, A (Fujitsu Ltd.), January 21, 1987 (21. 01. 87), Lines 17 to 18, column 7 (Family: none)	11, 13
İ	JP, 63-101085, A (Fuji Electric Co., Ltd.), May 6, 1988 (06. 05. 88), Claim, lines 5 to 12, upper right column, page 2 (Family: none)	12
	JP, 63-122132, A (Matsushita Electric Industrial Co., Ltd.), May 26, 1988 (26. 05. 88), Claim (Family: none)	1 - 13
	·	
	·	

Form PCT/ISA/210 (continuation of second sheet) (July 1992)

A. 発明の属する分野の分類(国際特許分類(IPC))

Int. Cl. 6 H01L21/60 H05K1/03

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl. 6 H01L21/60 H05K1/03

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1926-1996年

日本国公開実用新案公報

1971-1996年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献 引用文献の

THE PROPERTY OF THE PROPERTY O		
引用文献の		関連する
カテゴリー*	- 300000000 次0 即の国力が民産することは、この民産する国別の表示	請求の範囲の番号
X	JP, 4-103142, A (株式会社日立製作所) 6. 4月. 1992	1
Y	(06.04.92),特許請求の範囲,第3頁左下欄,第14行~第4頁右上欄	2-12
	第15行,第1図(ファミリーなし)	
Y	日本国実用新案登録出願実願昭55-111208号(日本国実用新案登録出願公開	2
	実開昭57-35051号) の願書に添付された明細書及び図面のマイクロフィルム (株式会社リコー) 24.2月.1982(24.02.82), 第2図	·
	(100年) 1991 1992 (24.02.02),第2图	
Y	JP, 60-42246, A (株式会社東芝) 6. 3月. 1985	3, 6, 11,
	(06.03.85), 第2欄, 第5行~第3欄, 第1行 (ファミリーなし)	13
Y	TP 5-235000 A (株式会社市業) 10 08 1000	
•	JP,5-235099,A(株式会社東芝)10.9月.1993 (10.09.93),第1欄,第46~49行(ファミリーなし)	4, 7, 9

▼ C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」先行文献ではあるが、国際出願日以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」口頭による開示、使用、展示等に曾及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって て出願と矛盾するものではなく、発明の原理又は理 論の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

17.07.96

国際調査報告の発送日

30.07.96

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号100

東京都千代田区窟が関三丁目4番3号

特許庁審査官(権限のある職員) 金 公彦

FO

4E 8925

電話番号 03-3581-1101 内線 3425

様式PCT/ISA/210 (第2ページ) (1992年7月)

0

٥

C(続き).	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP, 51-150671, A (シャープ株式会社) 24. 12月. 1976 (24. 12. 76), 第1頁右下欄, 第3~13行 (ファミリーなし)	5, 8, 10
Y	JP, 1-140635, A (株式会社日立製作所) 1. 6月. 1989 (01. 06. 89), 第2頁左上欄, 第17行〜第2頁右上欄, 第18行 (ファミリーなし)	5, 8, 10
Y	JP, 61-296729, A (富士通株式会社) 27. 12月. 1986 (27. 12. 86), 第2頁左下欄, 第13行〜第2頁右下欄, 第3行 (ファミリーなし)	11
Υ .	JP, 61-124145, A (富士通株式会社) 11. 6月. 1986 (11. 06. 86), 第5欄, 第3~11行 (ファミリーなし)	11, 13
Y	JP, 62-13085, A (富士通株式会社) 21. 1月. 1987 (21. 01. 87), 第7欄, 第17~18行 (ファミリーなし)	11, 13
Y	JP, 63-101085, A (富士電機株式会社) 6.5月.1988 (06.05.88), 特許請求の範囲,第2頁右上欄,第5~12行 (ファミリーなし)	1 2
Α	JP, 63-122132, A (松下電器産業株式会社) 26. 5月. 1988 (26. 05. 88), 特許請求の範囲 (ファミリーなし)	1-13
[